在嵌入式开发中,不可避免的涉及到通讯协议处理,而通讯协议底层都依赖于数据帧的收发。一般帧的收发，尤其是接收有几个特点:一是帧本身不定长,二是每次收到的数据不定，三是存在丢包误码,数据异常等情况。所以能健壮的解决上述问题的协议和数据收发 ...

实际使用中，可编程满的信号（XILINX 的FIFO）较为常用，ALTERA的FIFO中，可以通过写深度（即写入多少的数据值）来构造其可编程满信号。通过配置threshold（门限）的值可以设定可编程满起效时的FIFO深度。 上图所示为FIFO的模型，可以看做一个漏桶模型，其中输入 ...

无论何时，在复杂的 FPGA 设计过程中，都不可避免地需要在模块之间发送数据，实现这一点的常用的是 FIFO。 FIFO 写入：当写入 FIFO 时，需要确保不要写入太多数据以致 FIFO 溢出。为了帮助解决这个问题，FIFO 通常有一个完整的计数标志，有时还可以使用一个 ...