SystemVerilog标准（SV-2009）发布距今已近十余年，在验证领域已经大放异彩，但是在设计领域（尤其FPGA领域）使用的还是比较少，虽然市场上已经发布了几本相关书籍，但是在使用上或者学习上还是有点缺陷的，这篇文章是SystemVerilog建模及仿真系列教程的第一篇 ...

本文发布于www.hackster.io，由东京理工大学的计算机学院开发，专用于教学与加速用（苏老师也一直认为这是RISC-V当前的主要方向）。 目前市场上开源的RISC-V内核已经很多，但很少有公开的RISC-V计算系统是非常轻型且能跑Linux系统的。 这一款RISC-V内核就可以运行在 ...

大多数同学还在学校里敲Verilog的时候，是不知道几年之后自己到底要做哪个方向的工作的。 除了问问学长学姐，逛逛论坛，就再没有其他想法了。 所以很多人都会觉得，一样都是写Verilog，FPGA和ASIC其实都一样，到时候能找到哪个就做哪个吧。 实际上，这两者无 ...

深度神经网络 (DNN) 是一种人工神经网络(ANN)，在输入层和输出层之间具有多层。有不同类型的神经网络，但它们基本由相同的组件组成：神经元、突触、权重、偏差和函数。这些组件的功能类似于人类大脑，可以像任何其他 ML 算法一样进行训练。 例如，经过 ...

Over the last year we’ve had several posts about the Lattice Semiconductor iCEstick which is shown below. The board looks like an overgrown USB stick with no case, but it is really an FPGA development ...

Getting into FPGA design isn’t a monolithic experience. You have to figure out a toolchain, learn how to think in hardware during the design, and translate that ...

Q：Verilog 有什么奇技淫巧？ 1. 利用 generate 语句生成重复的模块或逻辑：可以根据条件动态地生成电路结构，提高代码的灵活性和可复用性。 2. 位拼接和位选择操作：例如 {a, b[7:0], c} 用于拼接不同位宽的信号， b[7:4] 用于选择信号的部分位。 3. 使用 parameter 定义 ...

I just heard from my chum Jason Pecor at Alorium Technology. Jason and his colleague, Bryan Craker, will be giving a 2-hour tutorial at ESC Silicon Valley 2016. Titled A Novel Hands-On Approach to ...

Coursera has introduced a comprehensive SystemVerilog course aimed at intermediate learners seeking practical skills in hardware design and verification. The program guides students through building ...