CCD Everywhere throughout the RTL-to-GDSII Design Flow with Synopsys’ Fusion Compiler | Synopsys
2:53
CCD Everywhere throughout the RTL-to-GDSII Design Flow with Sy…
已浏览 3514 次2019年12月4日
YouTubeSynopsys
Logic Synthesis of RTL | Synopsys Design Compiler | Synopsys DC | dc_shell | DC Tutorial
11:16
Logic Synthesis of RTL | Synopsys Design Compiler | Synopsys DC | …
已浏览 4.2万 次2018年10月28日
YouTubeTeam VLSI
Designing with AI : Applying AI to Optimize Workflows | Synopsys
4:17
Designing with AI : Applying AI to Optimize Workflows | Synopsys
已浏览 1688 次2022年5月17日
YouTubeSynopsys
The Heart of Innovation: Explaining the Chip Design Journey with Synopsys | Synopsys
6:18
The Heart of Innovation: Explaining the Chip Design Journey with Syn…
已浏览 3001 次2025年3月6日
YouTubeSynopsys
World of Chips, Episode 12: Chip Design Flow -- Steps 2 - 3 | Synopsys
2:57
在视频中查找 00:10Introduction to Chip Design
World of Chips, Episode 12: Chip Design Flow -- Steps 2 - 3 | Synop…
已浏览 2.2万 次2012年5月16日
YouTubeSynopsys
RISC-V Design Innovations with Custom Extensions | Synopsys
42:44
RISC-V Design Innovations with Custom Extensions | Synopsys
已浏览 581 次2024年11月6日
YouTubeSynopsys
World of Chips, Episode 11: Chip Design Flow -- Step 1 | Synopsys
6:13
在视频中查找 00:10Introduction to Chip Design Flow
World of Chips, Episode 11: Chip Design Flow -- Step 1 | Synopsys
已浏览 5.5万 次2012年5月16日
YouTubeSynopsys
13:27
Synopsys DC Compiler Tool Tutorial-1 | AND Gate RTL to Gat…
已浏览 1861 次2025年4月5日
YouTubeIC Simulation by Dr. Chokkakula Ganesh
2:46
World of Chips, Episode 17: Chip Design Flow -- Step 7 (even more) …
已浏览 8683 次2012年5月16日
YouTubeSynopsys
29:14
Designing the Future Today: AI-Driven Multi-Die Design | Synopsys
已浏览 1.2万 次1 个月前
YouTubeSynopsys
19:41
在视频中查找 00:11Introduction to RTL File Design
Physical Design - Part 1: Synthesis Process | Synopsys Design Compi…
已浏览 9729 次2023年6月16日
YouTubeChipEdge Technologies Pvt. Ltd.
21:25
RTL Design & Simulation | Synopsys VCS Tutorial | Function…
已浏览 2.8万 次2018年10月28日
YouTubeTeam VLSI
4:21
Synplify Project Flow Tutorial | Synopsys
已浏览 1574 次2023年10月3日
YouTubeSynopsys
5:16
Wolrd of Chips, Episode 14: Chip Design Flow -- Steps 5 - 6 | Synop…
已浏览 1.2万 次2012年5月16日
YouTubeSynopsys
14:51
EDA Tools Tutorial Series - Part 7: IC Compiler Synopsys
已浏览 769 次2025年2月14日
YouTubeDesign with Manish
3:24
在视频中查找 00:21Why AI for Chip Design?
Designing with AI: The Need for AI-Driven Solutions | Synopsys
已浏览 2016 次2022年3月5日
YouTubeSynopsys
2:22
World of Chips, Episode 15: Chip Design Flow -- Step 7 | Synopsys
已浏览 1.2万 次2012年5月16日
YouTubeSynopsys
2:01
Fusion Compiler – Dynamic Power Shaping | Synopsys
已浏览 1795 次2020年5月22日
YouTubeSynopsys
10:17
Elaboration in Synthesis & Design Objects Explained | Cadence Gen…
已浏览 1190 次8 个月之前
YouTubeMaharshi Sanand Yadav T
1:40
EDA (Electronic Design Automation) Explained in 90 Seconds | Synopsys
已浏览 7.1万 次2021年9月24日
YouTubeSynopsys
12:21
create clock | create_clock | SDC Constraints | Synthesis and STA
已浏览 1908 次8 个月之前
YouTubeMaharshi Sanand Yadav T
14:52
EDA Tools Tutorial Series - Part 6: Formality Synopsys
已浏览 1209 次2025年2月12日
YouTubeDesign with Manish
34:45
RTL2GDS Demo Part 2.1: Synthesis with Genus
已浏览 5720 次2025年2月25日
YouTubeAdi Teman
31:43
RTL2GDS Demo Part 2.2: Synthesis with Genus
已浏览 2458 次2025年2月25日
YouTubeAdi Teman
1:01:00
在视频中查找 01:07Converting RTL Design to Netlist
ASIC DESIGN- LOGIC SYNTHESIS & PHYSICAL DESIGN USING SYNOP…
已浏览 2.5万 次2017年9月3日
YouTubeMelvin Sen Thomas
16:03
Logic Equivalence Check | Synopsys Formality Tutorial | RT…
已浏览 2万 次2018年10月31日
YouTubeTeam VLSI
14:19
EDA Tools Tutorial Series - Part 3: Design Vision for RTL Synthesis
已浏览 761 次2025年1月10日
YouTubeDesign with Manish
2:13
Introducing Fusion Compiler | Synopsys
已浏览 4004 次2019年3月12日
YouTubeSynopsys
6:58
RTL2GDS Demo Part 4.9: Place and Route - Signoff
已浏览 1740 次2025年2月25日
YouTubeAdi Teman
10:14
在视频中查找 07:27Optimizing Design
World of Chips, Episode 13: Chip Design Flow -- Step 4 | Synopsys
已浏览 2万 次2012年5月16日
YouTubeSynopsys
观看更多视频
静态缩略图占位符